Procédés plasma CMOS avancés

De par ses forts liens avec l’industriel STMicroelectronics et l’équipementier Applied Materials (AMAT), un axe de recherche fortement développé de 2000 à 2014 dans l’équipe gravure est le développement de procédés de gravure par plasma permettant de répondre aux besoins de la miniaturisation des composants CMOS pour la logique. Cette miniaturisation s’est accompagnée de l’introduction de nouveaux matériaux (grille métallique, diélectrique de grille à haute permittivité, diélectrique d’isolation à faible permittivité) et nécessite une structuration de la matière dans des gammes déca-nanométriques avec une précision sub-nanométrique. Cette complexification des empilements et des architectures à chaque génération de dispositif MOS a nécessité la mise en place de nouvelles stratégies et technologies plasma ainsi qu’une compréhension toujours plus pointue des mécanismes de gravure. Durant cette période, l’équipe gravure a consolidé une expertise unique sur la gravure des matériaux diélectriques (SiO₂, SiN, high-k HfO₂ [1], low-k tels que SiOCH [2]), semiconducteurs (Si [3], Ge) et métalliques (Ti, TiN, W, WN [4]) intégrés dans les technologies Si CMOS les plus avancées. Les avancées technologiques issues de ces travaux ont été transférées à notre collaborateur industriel STMicroelectronics. Cette recherche a été financée par les collectivités locales (Nano 2008, Nano 2012, Nano 2017) et les programmes du ministère de l’industrie (MEDEA, CATRENE).