Dans le domaine des matériaux III-V, nous nous sommes focalisés sur quelques enjeux majeurs, en développant des procédés large échelle et compatibles CMOS : (i) économie de matériaux critiques (In et Ga par exemple) en utilisant des couches ultra-minces en lieu et place de matériaux massifs (remplacement de substrats InP et GaAs), (ii) développement de techniques et procédés d’élaboration grande surface (MOVPE 300 mm), (iii) hétéro-épitaxie sur silicium et intégration sur plateforme CMOS dans des composants nano et optoélectroniques.
Pour répondre à ces enjeux, nous avons développé des voies compatibles CMOS pour faire croitre et intégrer des semiconducteurs III-V à base d’arsenic, de phosphore et d’antimoine. Le choix d’étudier et de développer des procédés de croissance sur des substrats standards de la microélectronique, à savoir du Si(100) nominal de 300 mm de diamètre constitue un défi technologique majeur. Ces matériaux peuvent avoir des applications aussi bien dans les domaines de la nanoélectronique, de l’optoélectronique et des capteurs. Ce défi technologique vient du fait que les matériaux III-V, et le silicium présentent des incompatibilités qui complexifient la croissance cristalline des premiers sur le second. Afin de profiter au mieux des évolutions technologiques de ces dernières décennies, nous avons pris le parti de travailler dans un environnement complètement Si, c’est-à-dire la salle blanche CMOS 300 mm du CEA-LETI, en partenariat avec l’équipementier numéro 1 de la microélectronique Applied Materials.
