Au jour d’aujourd’hui l’équipe est composée de 5 Enseignant-chercheurs (2 PR et 3MCF), 3 Chercheurs CNRS (1 DR et 2 CR), 4 ITA (2 IE, 1 AI et 1 TS) et 22 doctorants et post-doctorants.
Les activités de recherche de l’équipe « NanoMatériaux & Intégration » sont centrées sur le développement et l’intégration de nouveaux matériaux à base de nanostructures et de couches nanométriques afin d’augmenter les performances des circuits intégrés et/ou d’ajouter de nouvelles fonctionnalités au-dessus de la logique CMOS. Par ailleurs, la nécessité de diversifier les activités au-delà du domaine du CMOS ultime a conduit notre équipe à lancer ces deux dernières années des projets de recherche plus exploratoires sur les matériaux (couches minces ou nanostructurés) pour adresser des applications dites dérivées de la microélectronique (optoélectroniques, mémoires, capteurs et composants pour l’énergie). Les expertises scientifiques de l’équipe « NanoMatériaux & Intégration » couvrent un spectre très large de compétences et vont de l’élaboration de matériaux et nanostructures à la réalisation de dispositifs fonctionnels en passant par les caractérisations physico-chimiques, structurales et électriques. Les principales thématiques de recherche développées dans l’équipe sont :
(i) Procédés avancés ALD, matériaux pour applications mémoires et capacités MIM
(ii) Matériaux III-V et 2D sur substrat Si 300 mm pour dispositifs nano- et opto-électroniques
(iii) dispositifs à base de nanostructures et couches minces pour la basse consommation, la gestion d’énergie et les capteurs.
Ces dernieres années, nous avons donc diversifié les applications visées au-dela des applications en nanoélectronique en nous intéressant de plus en plus aux dispositifs optoélectroniques à base de matériaux III-V, aux capteurs à base de nanofils piézoélectriques et aux couches minces à base de HfZrO2, ainsi qu’aux mémoires ferro-électriques. Les procédés technologiques, la croissance et les dépôts des matériaux ont mobilisé l’ensemble des plateformes du LTM : la plateforme technologique Amont (PTA), la plateforme spécifique (machine de dépôt PVD 200 mm, AFM, MEB, moyen de caractérisations électriques, …) et la plateforme 200-300 mm (MOCVD 300 mm, XPS, …).
Depuis 2014, nous avons concentré nos efforts sur l’optimisation des paramètres de croissance CVD pour la croissance d’hétérostructures axiales Si/SiGe dans les nanofils et leur intégration dans des transistors à effet tunnel. Nous nous sommes tout d’abord intéressés à la qualification de la raideur des interfaces par des mesures physico-chimiques (HAADF-STEM, Auger) en collaboration avec nos partenaires (C2N-Paris, CEA-PFNC-Grenoble).
Nous avons étudié les propriétés électriques de transistors à canal nanofils horizontaux à grille semi-enrobante.
Grâce à cette structure Si/Si/SiGe, nous avons réussi à augmenter la desnité du courant passant.
Ces travaux de recherche ont été menés dans le cadre du projet ANR international NAHDEVI en étroite collaboration avec l’IMEP-LaHC, SiNaPS-CEA Grenoble et l’université de Vienne en Autriche. Plus récemment, nous nous sommes intéressés à la croissance des nanofils GeSn qui montrent un enrichissement en Sn sur la surface de nanofils et une distribution radiale de type cœur-coquille. Concernant l’intégration 3D, nous avons réalisé des transistors à canal nanofils SiGe connectés à la logique CMOS en étroite collaboration avec le LN2 de l’université de Sherbrooke et ST Microelectronics. L’ensemble des activités sur les nanofils a fait l’objet de plusieurs publications et de nombreuses présentations dans des conférences nationales et internationales.
Dans le domaine des matériaux III-V et 2D pour la nano/opto –électronique, nous nous sommes focalisés sur quelques enjeux majeurs, en développant des procédés de dépôt sur une large surface (substrat S de 300mm de diamètre) et compatibles CMOS, ce qui permet : (i) une économie de matériaux critiques (In et Ga par exemple) en utilisant des couches ultra-minces en lieu et place de matériaux massifs (remplacement de substrats InP et GaAs), (ii) le développement de techniques et procédés d’élaboration grande surface (MOVPE 300 mm), (iii) l’hétéro-épitaxie sur silicium et intégration sur plateforme CMOS dans des composants nano et optoélectroniques. Nous avons obtenu des résultats majeurs dans ce domaine en étudiant la croissance de GaAs et de GaSb. Nous avons développé un procédé de préparation de surface couplant un nettoyage plasma à un recuit sous dihydrogène qui permet la formation de marches biatomiques et ainsi d’éliminer les défauts cristallins appelés parois d’antiphase sur des substrats Si(100) nominaux. Nous sommes le seul groupe au monde à maitriser cette technologie de façon contrôlée et reproductible, sans croissance de buffer Si ni structuration du substrat. Il devient ainsi possible d’obtenir des couches fines (140 nm) de GaAs épitaxiées sur silicium sans parois d’antiphase.
Dans le domaine du diélectrique et plus précisément des oxydes métalliques, nous avons étudié la croissance par ALD du TiO2 dans sa phase rutile, celle qui possède la constante diélectrique la plus élevée. L’intérêt majeur de ce diélectrique en microélectronique et plus largement en électronique réside dans l’exploitation de cette constante élevée pour réaliser des condensateurs à haute densité de capacité pour des applications dans les DRAM (Dynamic Randon Access Memory), les super-condensateurs, les alimentations à découpage,… Plus précisément, des structures MIM (Métal-Isolant-Métal) ont été réalisées sur un substrat 3D, i.e. compoartant des trous à flancs inclinés pour faciliter le dépôt conforme de la structure MIM. Nous avons ainsi montré la possibilité de réaliser des structures MIM 3D à base de TiO2 qui possèdent une capacité pouvant atteindre 185 nF/mm2, valeur de densité inédite. Nous avons également utilisé la microscopie à force atomique en mode conduction (C-AFM) sous ultravide pour étudier les mécanismes de dégradation des oxydes de grille des transistors MOS ainsi que les mécanismes de commutation des mémoires résistives à l’échelle nanométrique. Cette méthode permet d’étudier les propriétés électriques de l’oxyde après son dépôt sans fabriquer des dispositifs.
